

明 細 書

半導体光電子導波路

技術分野

- [0001] 本発明は、半導体光電子導波路に関し、より詳細には、光変調器の安定動作を可能とするnin型ヘテロ構造を有する半導体光電子導波路に関する。また、nin型ヘテロ構造を用いた光電子導波路の電气的分離領域構造を有し、長波長帯の超高速光変調器に用いる半導体光電子導波路に関する。

背景技術

- [0002] 近年の大容量光通信システムにおいては、Gbit/s以上の高速変調された光信号が伝送されるが、伝送距離が長くなるほどファイバの分散効果の影響を受け易くなってパルス波形が歪むため、波長チャープニングの少ない光信号を用いる必要がある。このため、通常の光信号の発生は、極めて大きなチャープニングを有するレーザダイオード(LD)の直接変調によるのではなく、直流動作のLDと外部変調器とを組み合わせることで行われる。
- [0003] 光信号の長距離伝送に用いられる従来の典型的な外部変調器は、 LiNbO_3 (LN) 導波路により構成されたLN変調器である。このLN変調器の動作原理は、光導波路と電気導波路とを結合させた光電子導波路中で電気光学効果に基づく屈折率変化を生じさせ、この屈折率変化により光に位相変化を与えるというものである。このようなLN変調器は、光位相変調器やマッハツェンダ(MZ)干渉計を組み込んだ光強度変調器、あるいは、多数の導波路を結合させて構成された高機能光スイッチとして機能させることが可能である。
- [0004] しかしながら、LN変調器は、 LiNbO_3 が誘電体材料であるがゆえに、材料表面の安定化や導波路の加工に高度な製作技術を要する。また、導波路長が比較的長く、通常の半導体プロセスのものとは異なる特殊なフォトリソグラフィを用いる必要がある。さらに、LN変調器を実装するパッケージのサイズは大きくならざるを得ない。このようなことから、LN変調器モジュールは製造コストが高くなり、光送信器のサイズが比較的大きくなるという問題があった。

- [0005] また、LN変調器と同様の動作原理に基づく半導体光変調器も知られており、例えば、半絶縁性のGaAsにショットキー電極を配置してこれを光電子導波路としたGaAs光変調器や、ヘテロpn接合を利用することで光閉じ込めに加えて導波路コア部分に電圧が効率的に印加されるようにしたInP/InGaAsP光変調器などが知られている。
- [0006] ただし、これらの半導体光変調器は、前者については、導波路長が長く、電気ロスが大きいという問題があり、後者については、pクラッド層の光吸収が大きく導波路を長く取れないため動作電圧を低くできないという問題がある。最近、これらの問題を避ける構造として、InP/InGaAsP光変調器の両側のクラッド層ともn型としたもの（いわゆるnin型構造）が提案されている（例えば、特許文献1及び特許文献2参照）。
- [0007] 図9は、従来の典型的なInP/InGaAsP光変調器を構成する半導体光電子導波路のバンドダイアグラムを示す図で、図中符号101は導波路のコア層、102-1及び102-2は第1のクラッド層、103-1と103-2はそれぞれp型及びn型の第2のクラッド層である。また、100-1と100-2はそれぞれ電子及び正孔（ホール）であり、p型の第2のクラッド層103-1とn型の第2のクラッド層103-2に電圧を印加し、コア層101に所望の電気光学効果を誘起させて光変調を実現している。このような従来の導波路では、コア層101への電圧印加をpn接合により行うために、リーク電流が少なく、また、光吸収により発生するキャリアを容易に外部へと流すことが可能となって安定動作が実現される。
- [0008] しかしながら、ショットキー電極を備えたGaAs光変調器は、動作電圧が高くなってしまいう問題がある。また、InP/InGaAsP光変調器は、p型クラッド層の抵抗が高いことによる電気信号の伝搬ロスのために動作帯域が狭いことに加え、p型クラッド層の光吸収が大きいために導波路長を長くすることができず低動作電圧化が困難であるという問題があった。InP/InGaAsP光変調器における電気信号の伝搬ロスは、シグナル線の抵抗とp型の第2のクラッド層103-1の抵抗を通してpn接合が充放電する過程で生じるものである。特に、p型の第2のクラッド層103-1の抵抗は、ホールの移動度が低く抵抗値が高いという材料物性に起因するものであることから回避することができない問題である。このような問題に鑑みて、最近ではnin型構造の導波路

が提案されている。

[0009] 図10は、図9で示したInP／InGaAsP光変調器の導波路の両側のクラッド層(103-1及び103-2)を共にn型としたnin型構造の半導体光電子導波路のバンドダイアグラムを示す図であり、これら2つのn型電極層間に電圧印加してデバイスを動作させる。図中符号111は導波路のコア層で、112-1及び112-2は第1のクラッド層である。図9に示した構成との相違点は、両電極層(114-1及び114-2)がn型とされている点、及び、図9中のp型の第2のクラッド層103-1が、深いFe準位116を有するFeドープの半絶縁層115とn型の電極層114-1で置き換えられている点である(例えば、特許文献1参照)。なお、n型の電極層114-2は、図9中のn型の第2のクラッド層103-2に相当しており、110-1と110-2はそれぞれ電子及び正孔(ホール)である。

[0010] このような構成では、半絶縁層115の深いFe準位116がイオン化したアクセプタとして作用するため、その電荷によってバンドが湾曲し電子に対するポテンシャルバリアを形成し、図中の矢印で示すように、バンドの湾曲部近傍にある電子114-1と正孔110-2は、半絶縁層115中の深いFe準位116を介して再結合する。したがって、このポテンシャルバリアによって電子の漏れ電流が抑制され、コア層111への電界印加が可能となる。

[0011] しかしながら、この構造の導波路では、深いFe準位116の密度が十分に高いとはいえないために準位のイオン化状態がバイアスに依存して変化してしまう。このようなイオン化状態のバイアス依存性は、電圧変化による空乏層厚の変化を生じさせて印加電圧とコア層111にかかる電界との間の比例関係が保たれないという結果を生じる。さらに、深いFe準位116によるキャリアの捕獲・放出のインターバルが比較的長いために高速な変調信号処理への応答が困難となり、変調強度が周波数分散をもってしまうという問題も生じる。

[0012] なお、「2つのn型電極層間に電圧印加してデバイスを動作させる」という基本概念は、いわゆるバルクバリア・ダイオードとして電子デバイス分野では従来から知られていたものであり、これを光変調器に応用した例としては「量子井戸のキャリアバンドフィリング効果を誘起させるコア層を導入した変調器」の報告がある(例えば、特許文献2

参照)。この光変調器は量子井戸への電子の出し入れを利用するものであるために、電気光学効果を利用する光変調器に比較して動作速度を速くすることは原理的にできない。

[0013] 図11は、従来のnin型構造を有する半導体光変調器の構成図で、図中符号121はn型の第3の半導体クラッド層、122はp型の第5の半導体クラッド層、123は第1の半導体クラッド層、124は電気光学効果を有する半導体コア層、125は第2の半導体クラッド層、126はn型の第4の半導体クラッド層、127, 128はn型電極、129は凹状のエッチングで形成された電氣的分離領域を示している。この凹状のエッチング部分に半絶縁性半導体を再成長した電気分離構造も報告されているが(例えば、特許文献1参照)、より構造は複雑になるので、光変調器には必ずしも最適な手法ではない。

[0014] n型の第3の半導体クラッド層121上には、p型の第5の半導体クラッド層122と第1の半導体クラッド層123とが順次積層され、その第1の半導体クラッド層123と第2の半導体クラッド層125とで挟まれるように、電気光学効果を有する半導体コア層124が設けられている。さらに、第2の半導体クラッド層125上には、凹状のエッチングで形成された電氣的分離領域129を有するn型の第4の半導体クラッド層126が積層されている。この第4の半導体クラッド層126上には電極128が設けられているとともに、第3の半導体クラッド層121の凸状部の両側には電極127が設けられている。

[0015] 図11に示した導波路構造では、n型InPクラッド層126の一部を凹状にエッチングして電氣的分離領域129を設けているので、クラッド層の厚が変わる部分で光伝搬モードの変化が生じ、その結果、光散乱ロスが発生していた。また、従来の導波路構造では、第4の半導体クラッド層126のエッチングが比較的深く、その制御性が問題となっていた。

[0016] しかしながら、このnin形InP/InGaAsP光変調器の典型的な構造においては、変調を行う導波路部分とその外側の接続導波路部分の電気分離を、一部の上層n型クラッド層126の一部を除去することによって行われているため、導波路に凹部129が生じてしまっていた。これは、接続導波路から電氣的分離領域部分、電氣的分離領域部分から主導波路部分において、光の伝搬モード変化に伴う光ロスが生じるという

問題がある。さらには、電気的分離領域部分(凹部)の直下には一定の厚さ以上の高抵抗クラッド層を残す必要があるため、その高抵抗クラッド層の厚さを薄くできず、半導体コア層124に効果的に電界を印加することができないという問題もあった。

[0017] 本発明は、このような問題に鑑みてなされたものであって、その目的とするところは、光変調器の安定動作を可能とするnin型ヘテロ構造を有する半導体光電子導波路を提供することにある。

[0018] また、本発明の目的は、従来の凹部形成による電気的分離領域と比較して、光モードの伝搬に大きな影響を与えることがなく、光ロスの問題を解決し、また、制御性よく安定に電気的分離領域構造を有する半導体光電子導波路を提供することにある。

[0019] さらに、本発明の目的は、nin型InP/InGaAsP光変調器のような半導体光電子導波路でコア層電圧の変動が起こるという上述の課題を解決し、半導体光電子導波路の安定動作を実現することにある。

[0020] 特許文献1:特開2003-177368号公報

特許文献2:米国特許第5,647,029号明細書

発明の開示

[0021] このような目的を達成するために、本発明の半導体光電子導波路は、電気光学効果を有する半導体コア層の一方主面及び他方主面の各々の面上に配置された第1の半導体クラッド層と、該第1の半導体クラッド層上に配置された第2の半導体クラッド層と、前記半導体コア層の一方主面側に積層された前記第2の半導体クラッド層上に配置され、前記第2の半導体クラッド層側がp型であり、前記第2の半導体クラッド層とは反対側がn型であるpn接合層と、前記pn接合層上及び前記半導体コア層の他方主面側に積層された前記第2の半導体クラッド層上に配置され、n型電極層として機能する第3の半導体クラッド層とを備え、前記第1の半導体クラッド層のバンドギャップは、前記半導体コア層のバンドギャップよりも大きく、前記第2の半導体クラッド層及び前記第3の半導体クラッド層のバンドギャップの各々は、前記第1の半導体クラッド層のバンドギャップよりも大きいことを特徴とする。

[0022] このような本発明の半導体光電子導波路によれば、光電子導波路が備えるnin型ヘテロ構造のバンドプロファイル制御を容易化することが可能となるので、光変調器

の安定動作を可能とする半導体光電子導波路を提供することが可能となる。これにより、駆動電圧が低いというnin型ヘテロ構造の半導体光電子導波路の特長を損なうことなく、より安定な光変調動作が実現され、モジュールの低消費電力化と低価格化とに寄与する。

[0023] また、本発明の半導体光電子導波路は、有効な電気光学効果を有する半導体コア層と、該半導体コア層の上下をそれぞれ挟み、かつ該半導体コア層よりもバンドギャップの大きな第1及び第2の半導体クラッド層と、該第1及び第2の半導体クラッド層の上下をそれぞれ挟み、n型のドーパントを含む第3及び第4の半導体クラッド層と、基板側に前記第1及び第3の半導体クラッド層を配置し、該第1の半導体クラッド層と前記第3の半導体クラッド層との間に配置され、p形のドーパントを含み、かつ前記半導体コア層よりもバンドギャップの大きな第5の半導体層と、前記第4の半導体クラッド層に、イオン注入法による材料の改質を施して形成された少なくとも1つの電氣的分離領域と、前記第4の半導体クラッド層の前記電氣的分離領域以外の主領域及び前記第3の半導体クラッド層のそれぞれに個別に設けられた電極とを備え、前記半導体コア層に電圧が印加されるようにしたことを特徴とする。

[0024] このような本発明の半導体光電子導波路によれば、従来の凹部形成による電氣的分離領域と比較して、光モードの伝搬に大きな影響を与えることがなく、光ロスの問題を解決し、また、制御性よく安定に電氣的分離領域構造を有する半導体光電子導波路を提供することができる。また、本発明は、駆動電圧が低いという特徴を有するnin型ヘテロ構造を用いた光変調器の特性を安定に実現するのに効果を発揮し、入力光電力の低減をとおして光変調器モジュールの低消費電力化や低価格化に寄与することができる。

[0025] さらに、本発明の半導体光電子導波路は、電気光学効果を有する半導体コア層と、該半導体コア層の上下をそれぞれ挟み、かつ該半導体コア層よりもバンドギャップの大きな第1及び第2の半導体クラッド層と、該第1の半導体クラッド層下に配置されたn型のドーパントを含む第3の半導体クラッド層と、前記第2の半導体クラッド層上に配置された第4の半導体クラッド層と、基板側に前記第3の半導体クラッド層と前記第1の半導体クラッド層が配置され、前記第2の半導体クラッド層と前記第4の半導体ク

ラッド層間にp形のドーパントを含み前記半導体コア層のそれよりもバンドギャップの大きな第5の半導体層と、前記第4のクラッド層内の一部に形成されたn型の変調導波路の主領域と、該主領域に隣接し、p型の導電性を有し、前記主領域と共通の電極が接触している分離領域と、前記第3の半導体クラッド層に設けられたもう一方の電極とを備え、前記両電極を介して前記半導体コア層に電圧が印加されるようにしたことを特徴とする。

[0026] このような本発明の半導体光電子導波路によれば、nin型ヘテロ構造を用いた光電子導波路の寄生バイポーラ効果の抑制をすることができ、その結果、p型バリア層に蓄積されるホールにより、バリアの高さが変動し、リーク電流が発生し、コア層電圧の変動が起こるという課題を解決することができる。

[0027] また、駆動電圧を低減できるという特徴を持つnin型ヘテロ構造を用いた光変調器の特性を安定に実現するのに効果を発揮し、より高い入力光電力を許容し、光送信モジュールの出力を増大させることができる。

図面の簡単な説明

[0028] [図1A]図1Aは、本発明に係る半導体光電子導波路の一実施例を説明するための斜視図である。

[図1B]図1Bは、図1Aに示した半導体光電子導波路のバンドダイアグラムを示す図である。

[図2]図2は、本発明の他の実施例の半導体光電子導波路のバンドダイアグラムを示す図である。

[図3]図3は、本発明に係る半導体光電子導波路のさらに他の実施例を説明するための斜視図である。

[図4]図4は、本発明に係る半導体光電子導波路のさらに他の実施例を説明するための斜視図である。

[図5]図5は、本発明に係る半導体光電子導波路のさらに他の実施例を説明するための斜視図である。

[図6]図6は、本発明に係る半導体光電子導波路のさらに他の実施例を説明するための斜視図である。

[図7]図7は、本発明に係る半導体光電子導波路のさらに他の実施例を説明するための斜視図である。

[図8]図8は、本発明に係る半導体光電子導波路のさらに他の実施例を説明するための斜視図である。

[図9]図9は、従来の典型的なInP／InGaAsP光変調器を構成する半導体光電子導波路のバンドダイアグラムを示す図である。

[図10]図10は、図9に示したInP／InGaAsP光変調器の導波路の両側のクラッド層を共にn型としたnin型構造の半導体光電子導波路のバンドダイアグラムを示す図である。

[図11]図11は、従来のnin型構造を有する半導体光変調器を説明するための斜視図である。

発明を実施するための最良の形態

[0029] 以下、図面を参照して本発明の実施例について説明する。

実施例 1

[0030] 図1A及び図1Bは、本発明に係る半導体光電子導波路の一実施例を説明するための構成図で、図1Aはこの光電子導波路の斜視図で、図1Bはそのバンドダイアグラムを示す図である。図中符号11は半導体コア層、12-1, 12-2は半導体コア層11の両主面上に配置された第1の半導体クラッド層、13-1, 13-2は、第1の半導体クラッド層12-1, 12-2の上にそれぞれ配置された第2の半導体クラッド層である。14-1, 14-2は第3の半導体クラッド層である。15, 16は、それぞれp型層, n型層であり、両層15と16とによりpn接合層を構成している。

[0031] 第2の半導体クラッド層13-1の上にはp型層15が配置され、n型層16の上には第3の半導体クラッド層14-1が配置されている。また、第2の半導体クラッド層13-2の下には第3の半導体クラッド層14-2が配置されている。

[0032] コア層11は、動作光波長で電気光学効果が有効に作用しかつ光吸収が問題とならないように構造決定されている。例えば、 $1.5\mu\text{m}$ 帯のデバイスとする場合には、量子井戸層とバリア層をInGaAlAs化合物で形成し、これらの層のGa／Al組成を異ならしめた多重量子井戸構造のコア層11とする。

- [0033] コア層11の上面と下面には、光吸収で発生したキャリアがヘテロ界面でトラップされないようにするために、コア層11のバンドギャップよりも大きなバンドギャップを有する、InGaAlAsなどの組成を有する中間クラッド層(12-1, 12-2)が設けられている。
- [0034] 中間クラッド層12-1の上面及び中間クラッド層12-2の下面の各々には、これらの中間クラッド層よりも大きなバンドギャップを有する、InGaAlAsなどの組成のクラッド層13-1及び13-2が設けられている。
- [0035] クラッド層13-1の上面には、例えば、InGaAlAsのp型層15と、例えば、InGaAlAsのn型層16とが順次積層されており、動作状態で使用する印加電圧範囲において、p型InGaAlAs層15の全領域とn型InGaAlAs層16の一部領域又は全領域とが空乏化される。このような空乏化領域のバンドのポテンシャル変化が十分に大きくなる様、すなわち、電子に対する十分なポテンシャルバリアが誘起されるべく、これらの層のドーピング濃度プロファイルが決定される。これらの層のドーピング濃度は、p型層15が $1 \times 10^{17} \text{ cm}^{-3}$ 以上であり、n型層16が $5 \times 10^{17} \text{ cm}^{-3}$ 以上とすることが好ましい。例えば、p型層15のドーピング濃度を $2 \times 10^{17} \text{ cm}^{-3}$ とし、n型層16のドーピング濃度を $1 \times 10^{18} \text{ cm}^{-3}$ とする。
- [0036] n型InGaAlAs層16の上面及びクラッド層13-2の下面の各々には、クラッド層として機能する、InGaAlAsなどの組成のn型層14-1及び14-2が設けられ、n型層14-1の上面には電極18-1が設けられている。なお、これらのn型層14-1及び14-2のバンドギャップは、中間クラッド層12-1及び12-2のバンドギャップよりも大きく設定されている。そして、これらの積層構造体の最下層であるn型層14-2は、電極18-2を有するn型電極層17の主面の一部領域上に設けられている。
- [0037] 光電子導波路として機能させるためには、図1Aに例示したような断面のメサ構造を含む導波路構造とし、その導波路に光を伝搬させた状態で電極18-1及び18-2から電気信号を入力し、n型層14-1とn型層14-2との間に電圧を印加する。
- [0038] 電圧印加状態でのバンドダイアグラムを示す図1Bから理解されるように、p型InGaAlAs層15とn型InGaAlAs層16とが存在することで形成されるポテンシャルバリアによってn型層14-1からの電子注入に伴うリーク電流が抑制され、一方、光吸収で(

僅かではあるが)発生した正孔10-2は、p型InGaAlAs層15及びn型InGaAlAs層16中の浅い準位のアクセプタ及びドナーを介して再結合し、これによりコア層11に電圧印加が可能となる。

[0039] 図1Bのバンドダイアグラムを図10に示したバンドダイアグラムと比較すると、従来構成の導波路が深い準位をイオン化することでポテンシャル変化を誘起していたのに対し、本発明の構造では、所望の電界強度がコア層11に印加されるように浅い準位のアクセプタとドナーの濃度を決定することにより、ポテンシャル形状を確実に制御するものである。

[0040] なお、図1A及び図1Bでは、p型InGaAlAs層15とn型InGaAlAs層16とからなるpn接合層をクラッド層13-1とn型層14-1との間に設けることとしたが、この構成に変えて、クラッド層13-2とn型層14-2との間に設けることとしてもよい。

実施例 2

[0041] 動作時には、僅かではあるが、コア層11中での光吸収によって電子10-1と正孔10-2が生成される。このうち、電子10-1は容易にn型層14-2へと到達するが、正孔10-2はバンド湾曲の急峻なn型InGaAlAs層16附近に蓄積してしまう可能性がある。この蓄積された正孔10-3は、p型InGaAlAs層15とn型InGaAlAs層16との間のpn接合における順方向バイアス要因となることから、この領域におけるポテンシャルバリアを押し下げ、コア層11に電圧が印加されにくくなるとともにn型層14-1側からの電子注入を引き起こす原因となり得る。

[0042] 本実施例2では、このような蓄積正孔10-3を速やかに再結合させるため、p型InGaAlAs層15とn型InGaAlAs層16を高濃度にドーピングされた層とし、pn接合の厚みを薄くすることで電子と蓄積正孔とを空間的に接近させ、図1B中の矢印で示したバンド間再結合の確率を高めている。これによりコア層11中で発生しn型InGaAlAs層16附近に蓄積している正孔10-3が速やかに除去され、p型InGaAlAs層15とn型InGaAlAs層16とで形成されているポテンシャルバリアの高さ変動を抑制することが可能となる。

実施例 3

[0043] 本実施例3の半導体光電子導波路は、図1のn型InGaAlAs層16に相当する層に

、ドナー不純物と共に、Feなどの深い準位を形成する不純物をドーピングする。なお、深い準位を形成する不純物のドーピング量は、ドナー不純物のドーピング量に比較して十分に低く設定する。このようなドーピングに拠れば、深い準位を形成する不純物がバンドプロファイルに大きな影響を与えることはない一方、深い準位を介しての再結合確率が高くなり、光吸収によりコア層11中で発生した正孔を速やかに取り除くことが可能となる。

実施例 4

[0044] 図2は、本発明の実施例4の半導体光電子導波路のバンドダイアグラムを示す図で、図1のn型InGaAlAs層16に相当する層を、InGaAsPなどのよりバンドギャップエネルギーの小さなn型層19としたものである。InGaAlAsなどのp型層15とInGaAsPなどのn型層19との間のバンドギャップ差(ΔE_g)とドーピングプロファイルを所望の形状にすることにより、光吸収によりコア層11内で発生した正孔10-2の一部はこのn型InGaAsP層19にまで到達(10-3)し、より速やかな再結合を可能とする。ここで、ポテンシャル形状を制御するに際しては、p型InGaAlAs層15とn型InGaAsP層19との間の価電子帯不連続性が伝導帯不連続性よりも小さいほうが好ましい。これは、価電子帯不連続性が小さいほど正孔がp型InGaAlAs層15とn型InGaAsP層19との界面を通過しやすくなるためである。

[0045] これまでの説明においては、本発明を説明するに当たってInGaAlAs及びInGaAsPを導波路の構成材料として例示したが、これらの材料に限定されるものではなく、AlGaAs系を含むIII-V族化合物半導体により本発明の導波路を構成することとしてもよい。

実施例 5

[0046] 図3は、本発明に係る半導体光電子導波路の実施例5を説明するための斜視図で、図中符号21はn型の第3の半導体クラッド層、22はp型の第5の半導体クラッド層、23は第1の半導体クラッド層、24は電気光学効果を有する半導体コア層、25は第2の半導体クラッド層、26はn型の第4の半導体クラッド層、27, 28はn型電極、29はイオン注入で形成された電氣的分離領域、29-1はn型の第4の半導体クラッド層26と電氣的分離領域29の接続導波路領域を示している。

- [0047] n型の第3の半導体クラッド層21上には、p型の第5の半導体クラッド層22と第1の半導体クラッド層23とが順次積層され、その第1の半導体クラッド層23と第2の半導体クラッド層25とで挟まれるようにして、電気光学効果を有する半導体コア層24が設けられている。さらに、第2の半導体クラッド層25上には、イオン注入で形成された電氣的分離領域29を有するn型の第4の半導体クラッド層26が積層されている。この第4の半導体クラッド層26上には電極28が設けられているとともに、第3の半導体クラッド層21の凸状部の両側には電極27が設けられている。
- [0048] つまり、本発明の半導体光電子導波路は、有効な電気光学効果を有する半導体コア層24と、この半導体コア層24の上下を挟み、かつこの半導体コア層24よりもバンドギャップの大きな第1及び第2の半導体クラッド層23, 25と、この第1及び第2の半導体クラッド層23, 25の上下を挟むn型のドーパントを含む第3及び第4の半導体クラッド層21, 26とを少なくとも備えた半導体ヘテロ構造の積層体を有する。
- [0049] 基板(図示せず)側には、第1及び第3の半導体クラッド層23, 21が配置されている。この第1の半導体クラッド層23と第3の半導体クラッド層21との間にp型のドーパントを含み、かつ半導体コア層24よりもバンドギャップの大きな第5の半導体層22が挿入されている。また、第4の半導体クラッド層26には、イオン注入により少なくとも一カ所の電氣的分離領域29が形成されている。また、第4の半導体クラッド層26の電氣的分離領域29以外の主領域及び第3の半導体クラッド層21には、それぞれ個別の電極28, 27が設けられ、半導体コア層24に電圧が印加されるように構造されている。
- [0050] このように、基板側から第3のInPn型クラッド層21と、p形のドーパントを含む第5のInPクラッド層22と、通常は低ドーピング濃度の第1のInPクラッド層23と、電気光学効果が動作光波長で有効に働き、光吸収が問題とならない程度に低くなるようにその構造が決められた半導体コア層24とが順次積層されていて、1.5 μ m帯のデバイスであれば、InGaAlAsのGa/Al組成を変えた層を、それぞれ量子井戸層とバリア層にした多重量子井戸構造となっている。
- [0051] さらに、半導体コア層24上には、低ドーピング濃度の第2のInPクラッド層25と、第4のInPn型クラッド層26が配置されている。電極27に対して電極28を正に電圧を印加し、電気光学効果に基づく光位相の変調を行う。動作状態で使用する印加電圧範

囲で、第5のInPクラッド層22から第2のInPクラッド層25はすべてを空乏化させ、また、n型の第3のInPn型クラッド層21と第4の半導体クラッド層26は一部を空乏化させる。第5のInPクラッド層22がp型であるので電子に対するポテンシャルバリアとして働く。

[0052] このデバイスを光電子導波路として機能させるには、図3に示したメサ構造の断面と垂直方向に光を伝搬させた状態で電極28に電気信号を入力し、第3のInPn型クラッド層21と第2のInPクラッド層25間に電圧が印加される状態とする。通常、光変調器として光電子導波路を用いる際には、電極28から電圧が印加される光変調導波路部と、この光変調導波路部の光入力／出力側に接続導波路が配置され、それらの間を電氣的に分離する必要がある。

[0053] 本実施例5の半導体光電子導波路においては、符号29で示した部分にイオン注入法により第4のInPn型クラッド層の一部を高抵抗化領域もしくはpn接合で囲まれたp形領域(電氣的分離領域)としている。

[0054] なお、本実施例5においては、電子に対するポテンシャルバリアとして働くp形にドーピングされた第5のInPクラッド層22を下部に配置することも特徴である。これは、イオン注入時に生成される結晶欠陥により、ポテンシャルバリアを作るイオン化したアクセプタの温度分布が影響を受けるのを避けることを目的とする。すなわち、バイアスを印加した際、ポテンシャルバリア形状が劣化して接合のリーク電流が増大するのを防ぐためのものである。

[0055] また、本実施例5の構成においては、電氣的分離領域29にイオン注入されるイオン種として、BeなどのInP中でアクセプタを形成する原子、もしくは深いドナー／アクセプタ対準位を形成する原子を用いている。電氣的分離領域29がp型となってしまう場合、その部分の電気抵抗は、同程度のドーピング量のn型層のそれに比べて約30倍以上高く、たとえ高抵抗層となっていなくとも、入力電気信号が電氣的分離領域29に伝搬することによる変調効率の低下を防ぐことが可能となる。もちろん高抵抗層とした方が良いが、n型からp型に変化させただけでも電気分離の機能を向上させることができる。

[0056] 図11に示した従来の導波路構造では、n型InPクラッド層126の一部を凹状にエッ

チングして電氣的分離領域129を設けていたので、クラッド層の厚さが変わる部分で光伝搬モードの変化が生じ、その結果、光散乱ロスが発生していた。一方、本実施例5の構造では、そのような光伝搬モードの変化に伴う光散乱ロスは起こらない。また、従来の構造では、第4の半導体クラッド層126のエッチングが比較的深く、その制御性が問題となっていたが、本実施例5の構造ではそのような問題も生じない。結局、本実施例5の構造は、電氣的分離領域の形成に起因する従来の光電子導波路の問題を改善するものであり、光ロスを下げることにより光変調器の出力を増大させ、また、素子製作時の構造制御を容易にすることができる。

実施例 6

[0057] 図4は、本発明に係る半導体光電子導波路の実施例6を説明するための斜視図で、図中符号31はn型の第3の半導体クラッド層、32は第3の半導体クラッド層31上に配置されたp型の第5の半導体クラッド層、33は第5の半導体クラッド層32上に配置された第1の半導体クラッド層、34は第1の半導体クラッド層33上に配置された電気光学効果を有する半導体コア層、35は半導体コア層34上に配置された第2の半導体クラッド層、36は第2の半導体クラッド層35上に配置されたn型の第4の半導体クラッド層、37, 38はn型電極、39はイオン注入で形成された複数のpn接合から成る電氣的分離領域を示している。なお、電氣的分離領域39以外の積層構造は、図3の実施例5と同様である。

[0058] 上述した実施例5では、電氣的分離領域29は、第4のInPn型クラッド層26の両側に一ヶ所ずつ設けられているが、本実施例6では、これを多数のイオン注入領域を接続して電氣的分離領域39としたものである。イオン注入部分がp形層となる場合、電氣的分離領域全体としてpn接合がシリーズ接続された形になるので、pn接合一個あたりにかかる電圧が下がり、電氣的分離領域のリーク電流が低減される。

[0059] 一般に、イオン注入で形成されたpn接合には格子欠陥が残留し再結合電流(リーク電流)が流れ易い。この電気分離層構造は、そのような場合に有用となるものである。

実施例 7

[0060] 図5は、本発明に係る半導体光電子導波路の実施例7を説明するための斜視図で

、図中符号41はn型の第3の半導体クラッド層、42は第3の半導体クラッド層41上に配置されたp型の第5の半導体クラッド層、43は第5の半導体クラッド層42上に配置された第1の半導体クラッド層、44は第1の半導体クラッド層43上に配置された電気光学効果を有する半導体コア層、45は半導体コア層44上に配置された第2の半導体クラッド層、46は第2の半導体クラッド層45上に配置されたn型の第4の半導体クラッド層、47, 48はn型電極、49はイオン注入で形成された電氣的分離領域、50-1はn型の第4の半導体クラッド層に形成された電極、50-2はn型の第4の半導体クラッド層に形成された電極を第3のクラッド層と同電位にする配線を示している。なお、n型電極50-1及び配線50-2以外の積層構造は、図3に示した実施例5と同様である。

[0061] 電氣的分離領域49を挟んで光変調導波路部と対抗する部分の第4の半導体クラッド層46にn型電極50-1を形成し、これを配線50-2で接続することにより、その電位を第3の半導体クラッド層41と同電位とするものである。電氣的分離領域の抵抗が十分に高くない場合、電氣的分離領域49の外側の電位が上がり、主導波路部分以外にバイアス電圧がかかってしまうという問題を排除できる。

[0062] つまり、本発明は、駆動電圧が低いという特徴を有するnin型ヘテロ構造を用いた光変調器の特性を安定に実現するのに効果を発揮し、入力光電力の低減をとおして光変調器モジュールの低消費電力化や低価格化に寄与することができる。なお、上述した各実施例では、InPとInAlGaAsを半導体材料とする半導体光電子導波路を示したが、AlGaAs系やInGaAsP系を含む他のIII-V族化合物半導体を用いた光電子導波路構造にも同様に適用できる。

実施例 8

[0063] 上述した図3に示した実施例5の半導体光電子導波路は、InP/InGaAsP光変調器の両側のクラッド層共にn型としたもの（いわゆるnin型構造）であるが、このような構成では、コア層24に電圧をかける際に電子電流が流れない様に、電子に対するバリア層を設ける必要があり、そのバリア層としては、コア層24の下側にp型のドーピン層を導入した半導体クラッド層22を挿入している。コア層24の上部のn型クラッド層26の両脇をp型層とし、これを電気分離層29としている。なお、21はn型の第3の半導

体クラッド層、23は第1の半導体クラッド層、25は第2の半導体クラッド層、29-1は第4の半導体クラッド層26、29の接続導波路領域、及び27、28は電極である。

[0064] 図3に示すnin型InP／InGaAsP光変調器の導波路構造においては、駆動電圧を低減できるという優れた特徴を持つが、コア層24に少ないながらも光吸収があり、そこで発生したホールがバリア層22に蓄積し、その結果、電子に対するバリアが下がり、リーク電流が発生するという現象(寄生フォトトランジスタ効果)が起こるという、さらに解決すべき課題があることが判明した。すなわち、トランジスタ動作で言えば、ベースが開放状態で、ベースホール濃度が上昇すると、エミッタ／ベース接合が順バイアスされる状態となる。さらに、順バイアスの電圧分だけコア層24にかかる電圧も低下するので、光波長や光強度によって変調特性が変わってしまうという結果をもたらし、これが変調器としての利用範囲を制限することとなる。

[0065] 図6は、本発明に係る半導体光電子導波路の実施例8を説明するための斜視図で、図中符号61は第3の半導体クラッド層、62は第3の半導体クラッド層61上に配置された第1の半導体クラッド層、63は第1の半導体クラッド層62上に配置された半導体コア層、64は半導体コア層63上に配置された第2の半導体クラッド層、65は第2の半導体クラッド層64上に配置された第5の半導体クラッド層、66は第5の半導体クラッド層65上に配置された第4の半導体クラッド層、66-1は光変調領域、66-2は分離領域、66-3は接続導波路領域、67、68は電極を示している。

[0066] まず、基板(図示していない)側から説明すると、第3の半導体クラッド層61は、n型の第3のInPn形クラッド層、第1の半導体クラッド層62は、低ドーピング濃度でInPよりもバンドギャップの小さい第1のInGaAlAsクラッド層、半導体コア層63は、電気光学効果が動作光波長で有効に働き、光吸収が問題とならない程度に低くなる様にその構造が決められた半導体コア層である。本デバイスが、 $1.5\mu\text{m}$ 帯のデバイスであれば、InGaAlAsのGa／Al組成を変えた層を、それぞれ量子井戸層とバリア層にした多重量子井戸構造とする。

[0067] 第2の半導体クラッド層64は、低ドーピング濃度でInPよりもバンドギャップの小さい第2のInGaAlAsクラッド層であり、さらに、このクラッド層64上に、65のp型InPバリア層(第5の半導体クラッド層)を配置する。

- [0068] 第4のInPクラッド層66は3つの領域から成り、光変調領域66-1はn型InP層からなり、分離領域66-2はp型InP領域であり、その底面はp型InPバリア層65に接触する。このp型InP領域66-2は、例えば、第3の半導体クラッド層61から第4の半導体クラッド層66までの層の成長後に、分離領域66-2に相当する部分をエッチングで取り除いてp型InPを再成長させるか、あるいは第4の半導体クラッド層66の層の一部にイオン注入法でBeアクセプタを導入することにより形成できる。接続導波路領域66-3は、導電形は問わないInPである。
- [0069] 電極67と68は金属電極であり、一方の電極67に対して他方の電極68を負の極性としてコア層63に電圧を印加する。金属電極68は、光変調領域66-1と分離領域66-2の両方の領域に電氣的接触を取る。動作状態で使用する印加電圧範囲で、光変調領域直下の第1の半導体クラッド層62から第5の半導体クラッド層65の層はすべて、n型InPクラッド層66-1とp型InPバリア層65との界面の一部の空乏化部分を除き、ほとんどn型の中性を保つ様にドーピング濃度を決める。
- [0070] 図6に示すデバイスを光電子導波路として機能させるには、図6に示すメサ構造の断面と垂直な方向に光を伝搬させた状態で、電極68に電気信号を入力し、n型の第3のInPn型クラッド層61とn型InPからなる光変調領域66-1間に電圧を印加する。ここで、InPバリア層65はp型であり、電子に対するポテンシャルバリアとして働くので、光変調領域66-1からの電子注入が抑制され、リーク電流の発生が少ない状態でコア層63に電圧を印加して、電気光学効果に基づく光位相の変調を行うことができる。
- [0071] 通常、光変調器として光電子導波路を用いる際には、電圧が印加される光変調領域、及びこの光変調領域の光入力／出力側に接続導波路領域66-3が配置され、それらの間を電氣的に分離する必要がある。本実施例の構造においては、図6の分離領域66-2で示した部分が選択的にp型領域(p型InP領域)となっており、これが電氣的分離領域となる。
- [0072] n型InPクラッド層66-1に電氣的に接続されたp型InP領域66-2の導入は以下の様な作用を持つ。すなわち、図3に示した導波路構造では、上述したように、コア層24の光吸収で発生したホールに伴う寄生フォトランジスタ効果が起こってしまうが、本実施例の構造では、空乏化したバリア層65よりもp型InP領域(分離領域)66-2の方

が、電位が低いので、ホールがp型InP領域(分離領域)66-2に流れこみ、バリア層65中のホールの蓄積を抑制することができる。

実施例 9

[0073] 図7は、本発明に係る半導体光電子導波路の実施例9を説明するための斜視図である。上述した本発明の実施例8では、p型InP領域66-2は光変調領域66-1の両脇に配置されているが、導波路が長くなると、光吸収で発生したホールをp型InP領域66-2に効果的に吸収できなくなる。これを防ぐには、本発明の実施例9の構造を表わす図7に示すように、76-2のp型InP領域を光変調領域内に多数配置すれば良い。

[0074] 実施例8の場合と同様に、これらの領域76-2はn型InP領域76-1と電気的接触を取る。ここで、p型InP領域76-2の縦方向の長さを短く取れば、ホール吸収の効果を保持しつつ、p型層の導入による光吸収の増大をごくわずかに抑えることが可能となる。また、各p型InP領域76-2に電極78が接続されて、これら領域76-2が同電位となることから、これら領域が電気信号の伝搬に対しても、悪影響を与えることはない。

[0075] なお、71はn型の第3の半導体クラッド層、72は第3の半導体クラッド層71上に配置された第1の半導体クラッド層、73は第1の半導体クラッド層72上に配置された電気光学効果を持つ半導体コア層、74は半導体コア層73上に配置された第2の半導体クラッド層、75は第2の半導体クラッド層74上に配置されたp型の第5の半導体クラッド層、76は第5の半導体クラッド層75上に配置された第4の半導体クラッド層、76-3は第4の半導体クラッド層のp型領域(分離領域)、76-4は第4の半導体クラッド層の接続導波路領域、77はn型電極である。

実施例 10

[0076] 図8は、本発明に係る半導体光電子導波路の実施例10を説明するための斜視図で、図中符号81はn型の第3の半導体クラッド層、82は第3の半導体クラッド層81上に配置された第1の半導体クラッド層、83は第1の半導体クラッド層82上に配置された電気光学効果を有する半導体コア層、84は半導体コア層83上に配置された第2の半導体クラッド層、85は第2の半導体クラッド層84上に配置されたp型の第5の半導体クラッド層、86は第5の半導体クラッド層85上に配置された第4の半導体クラッド層

層、86-1は第4の半導体クラッド層のn型領域(光変調領域)、86-2は第4の半導体クラッド層のp型領域(分離領域)、86-3は第4の半導体クラッド層の接続導波路領域、87, 88はn型電極、89は第4の半導体クラッド層の接続導波路部分に形成された電極、及び90は第4の半導体クラッド層の接続導波路部分を第3のクラッド層と同電位とする配線である。

[0077] 本実施例10の半導体光電子導波路は、電気的分離領域として機能するp型InP領域86-2を挟んで、光変調領域86-1と反対側の第4のクラッド層(接続導波路部分)86-3のそれぞれに電極89を形成し、この電極89と第3の半導体クラッド層81上の電極87間に配線90を接続して、接続導波領域86-3の電位を第3のクラッド層81と同電位とする構成のものである。

[0078] この構成により、電気的分離領域86-2の抵抗が十分に高くない場合、電気的分離領域の外側の電位が上がり、主導波路部分以外にバイアス電圧がかかってしまうという問題を排除できる。ここで、上述した接続導波領域の導電形はp, n, もしくは空乏化層としても良い。いずれの場合も、光変調領域との間が順バイアスとなって電流が流れる状態とはならないからである。

(その他の実施例)

上述した本発明の実施例9, 10を組み合わせることも有効である。また、上述した本発明の実施例8, 9, 10では、InPとInAlGaAsを材料とする例を述べたが、本発明はAlGaAs系やInGaAsP系を含む他のIII-V族化合物半導体を用いた光電子導波路構造にも同様に適用できる。このように、本発明の実施例は上述したものに限定されず、特許請求の範囲に記載の範囲内であれば、材質等の置換、形状や個数の変更、周知部品や公知技術との単なる組合せ等は、本発明の実施例に含まれる。

[0079] なお、本発明の半導体光電子導波路を半導体レーザと集積化する手法は、電界吸収形光変調器と半導体レーザとを集積化する周知の手法と技術的に同じであることは、言うまでもない。

産業上の利用可能性

[0080] 本発明は、nin型ヘテロ構造を用いた光電子導波路の電気的分離領域構造を有し、長波長帯の超高速光変調器に用いる半導体光電子導波路に関するもので、従来

の凹部形成による電氣的分離領域と比較して、光モードの伝搬に大きな影響を与えることがなく、光ロスの問題を解決し、制御性よく安定に電氣的分離領域構造を有する半導体光電子導波路を提供することができる。また、本発明の半導体光電子導波路は、長波長帯の超高速光変調器に用いることができ、高速光ネットワーク通信等に大いに寄与できると期待できる。

請求の範囲

- [1] 電気光学効果を有する半導体コア層の一方主面及び他方主面の各々の面上に配置された第2の半導体クラッド層と、
前記半導体コア層の一方主面側に積層された前記第2の半導体クラッド層上に配置され、前記第2の半導体クラッド層側がp型であり、前記第2の半導体クラッド層とは反対側がn型であるpn接合層と、
前記pn接合層上及び前記半導体コア層の他方主面側に積層された前記第2の半導体クラッド層上に配置され、n型電極層として機能する第3の半導体クラッド層とを備えたことを特徴とする半導体光電子導波路。
- [2] 前記半導体コア層の一方主面及び他方主面の各々の面上と、前記第2の半導体クラッド層との間に第1の半導体クラッド層を配置し、
前記第1の半導体クラッド層のバンドギャップは、前記半導体コア層のバンドギャップよりも大きく、
前記第2の半導体クラッド層及び前記第3の半導体クラッド層のバンドギャップの各々は、前記第1の半導体クラッド層のバンドギャップよりも大きいことを特徴とする請求項1に記載の半導体光電子導波路。
- [3] 前記pn接合層は、前記半導体光電子導波路の動作状態において、p層全域が空乏化する一方、n層は少なくとも一部領域が空乏化するよう、各々の層厚と不純物濃度が設定されていることを特徴とする請求項1又は2に記載の半導体光電子導波路。
- [4] 前記pn接合層のp層の不純物濃度が $1 \times 10^{17} \text{ cm}^{-3}$ 以上であり、n層の不純物濃度が $5 \times 10^{17} \text{ cm}^{-3}$ 以上であることを特徴とする請求項1, 2又は3に記載の半導体光電子導波路。
- [5] 前記pn接合層のn層には、n型不純物に加え深い準位を形成する不純物がドーピングされていることを特徴とする請求項1乃至4のいずれかに記載の半導体光電子導波路。
- [6] 前記pn接合層のn層のバンドギャップエネルギーは、該pn接合層のp層のバンドギャップエネルギーよりも小さいことを特徴とする請求項1乃至5のいずれかに記載の半導

体光電子導波路。

- [7] 前記pn接合層のn層にドーピングされている深い準位の不純物は、Feであることを特徴とする請求項5又は6に記載の半導体光電子導波路。
- [8] 有効な電気光学効果を有する半導体コア層と、
該半導体コア層の上下をそれぞれ挟み、かつ該半導体コア層よりもバンドギャップの大きな第1及び第2の半導体クラッド層と、
該第1及び第2の半導体クラッド層の上下をそれぞれ挟み、n型のドーパントを含む第3及び第4の半導体クラッド層と、
基板側に前記第1及び第3の半導体クラッド層を配置し、該第1の半導体クラッド層と前記第3の半導体クラッド層との間に配置され、p型のドーパントを含み、かつ前記半導体コア層よりもバンドギャップの大きな第5の半導体層と、
前記第4の半導体クラッド層に、イオン注入法による材料の改質を施して形成された少なくとも1つの電氣的分離領域と、
前記第4の半導体クラッド層の前記電氣的分離領域以外の主領域及び前記第3の半導体クラッド層のそれぞれに個別に設けられた電極と
を備え、前記半導体コア層に電圧が印加されるようにしたことを特徴とする半導体光電子導波路。
- [9] 前記注入イオン種が、前記第4の半導体クラッド層内でアクセプタ、もしくは深いドナー／アクセプタ対準位を形成する原子であることを特徴とする請求項8に記載の半導体光電子導波路。
- [10] 前記第4の半導体クラッド層に電氣的分離領域が、3領域以上あることを特徴とする請求項8又は9に記載の半導体光電子導波路。
- [11] 前記電氣的分離領域を挟んで前記第4の半導体クラッド層の主領域と反対側の前記第4の半導体クラッド層に電極が設けられ、前記第3の半導体クラッド層の電極と接続されていることを特徴とする請求項8、9又は10に記載の半導体光電子導波路。
- [12] 電気光学効果を有する半導体コア層と、
該半導体コア層の上下をそれぞれ挟み、かつ該半導体コア層よりもバンドギャップの大きな第1及び第2の半導体クラッド層と、

該第1の半導体クラッド層下に配置されたn型のドーパントを含む第3の半導体クラッド層と、

前記第2の半導体クラッド層上に配置された第4の半導体クラッド層と、

基板側に前記第3の半導体クラッド層と前記第1の半導体クラッド層が配置され、前記第2の半導体クラッド層と前記第4の半導体クラッド層間にp型のドーパントを含み前記半導体コア層のそれよりもバンドギャップの大きな第5の半導体層と、

前記第4のクラッド層内の一部に形成されたn型の変調導波路の主領域と、

該主領域に隣接し、p型の導電性を有し、前記主領域と共通の電極が接触している分離領域と、


前記第3の半導体クラッド層に設けられたもう一方の電極と

を備え、前記両電極を介して前記半導体コア層に電圧が印加されるようにしたこと
を特徴とする半導体光電子導波路。


[13] 前記第4のクラッド層内の前記n形の変調導波路の主領域の一部をp型の導電性を持つ領域とし、該p型の導電性を持つ領域がn型主領域と電氣的に共通の電極を持つことを特徴とする請求項12に記載の半導体光変調導波路。

[14] 前記n型の変調導波路の主領域の外側両側の第4のクラッド層に一对の電極が形成され、該電極が前記第3の半導体クラッド層の電極と接続されていることを特徴とする請求項12又は13に記載の半導体光電子導波路。


[図1A]




[図1B]




[図2]




[図3]




[図4]




[図5]




[図7]




[図8]




[図9]



[図10]



[図11]



INTERNATIONAL SEARCH REPORT

International application No.

PCT/JP2 004/014600

A. CLASSIFICATION OF SUBJECT MATTER

Int.Cl⁷ G02F1/025

According to International Patent Classification (IPC) or to both national classification and IPC

B. FIELDS SEARCHED

Minimum documentation searched (classification system followed by classification symbols)

Int.Cl⁷ G02F1/025

Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched

Jitsuyo Shinan Koho	1922-1996	Toroku Jitsuyo Shinan Koho	1994-2004
Kokai Jitsuyo Shinan Koho	1971-2004	Jitsuyo Shinan Toroku Koho	1996-2004

Electronic data base consulted during the international search (name of data base and, where practicable, search terms used)

C. DOCUMENTS CONSIDERED TO BE RELEVANT

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
Y A	JP 11-133367 A (Oki Electric Industry Co., Ltd.), 21 May, 1999 (21.05.99), Fig. 1 & US 6198853 B1	1-5, 7-14 6
Y A	JP 3-231220 A (Nippon Telegraph And Telephone Corp.), 15 October, 1991 (15.10.91), Page 2, lower right column, lines 6 to 7 (Family: none)	1-5, 7-14 6
Y	JP 8-335745 A (Fujitsu Ltd.), 17 December, 1996 (17.12.96), Par No. [0012] (Family: none)	5

☒ Further documents are listed in the continuation of Box C.

☐ See patent family annex.

* Special categories of cited documents:

"A" document defining the general state of the art which is not considered to be of particular relevance
 "E" earlier application or patent but published on or after the international filing date
 "L" document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified)
 "O" document referring to an oral disclosure, use, exhibition or other means
 "P" document published prior to the international filing date but later than the priority date claimed

"T" later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention
 "X" document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone
 "Y" document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art
 "&" document member of the same patent family

Date of the actual completion of the international search
05 January, 2005 (05.01.05)

Date of mailing of the international search report
25 January, 2005 (25.01.05)

Name and mailing address of the ISA/
Japanese Patent Office

Authorized officer

Facsimile No.

Telephone No.

INTERNATIONAL SEARCH REPORT

International application No.

PCT/JP2004/014600

C (Continuation). DOCUMENTS CONSIDERED TO BE RELEVANT

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
Y	JP 5-75212 A (Nippon Telegraph And Telephone Corp.), 26 March, 1993 (26.03.93), Par No. [0036] (Family: none)	8-11
Y	JP 7-50403 A (Nippon Telegraph And Telephone Corp.), 21 February, 1995 (21.02.95), Par No. [0018] (Family: none)	9
Y	JP 5-307200 A (Nippon Telegraph And Telephone Corp.), 19 November, 1993 (19.11.93), Par No. [0006] (Family: none)	12-14

A. 発明の属する分野の分類 (国際特許分類 (IPC))

Int. Cl⁷ G02F1/025

B. 調査を行った分野

調査を行った最小限資料 (国際特許分類 (IPC))

Int. Cl⁷ G02F1/025

最小限資料以外の資料で調査を行った分野に含まれるもの

日本国実用新案公報	1922-1996年
日本国公開実用新案公報	1971-2004年
日本国登録実用新案公報	1994-2004年
日本国実用新案登録公報	1996-2004年

国際調査で使用した電子データベース (データベースの名称、調査に使用した用語)

C. 関連すると認められる文献

引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求の範囲の番号
Y	JP 11-133367 A (沖電気工業株式会社) 1999. 05. 21, 図1&US 6198853 B1	1-5、7- 14
A		6
Y	JP 3-231220 A (日本電信電話株式会社) 1991. 10. 15, 第2頁右下欄6行~7行 (ファミリーなし)	1-5、7- 14
A		6
Y	JP 8-335745 A (富士通株式会社) 1996. 12. 17, 【0012】 (ファミリーなし)	5
Y	JP 5-75212 A (日本電信電話株式会社) 1993. 0 3. 26, 【0036】 (ファミリーなし)	8-11

☒ C欄の続きにも文献が列挙されている。☐ パテントファミリーに関する別紙を参照。

* 引用文献のカテゴリー

「A」 特に関連のある文献ではなく、一般的技術水準を示すもの
「E」 国際出願日前の出願または特許であるが、国際出願日以後に公表されたもの
「L」 優先権主張に疑義を提起する文献又は他の文献の発行日若しくは他の特別な理由を確立するために引用する文献 (理由を付す)
「O」 口頭による開示、使用、展示等に言及する文献
「P」 国際出願日前で、かつ優先権の主張の基礎となる出願

の日の後に公表された文献
「T」 国際出願日又は優先日後に公表された文献であって出願と矛盾するものではなく、発明の原理又は理論の理解のために引用するもの
「X」 特に関連のある文献であって、当該文献のみで発明の新規性又は進歩性がないと考えられるもの
「Y」 特に関連のある文献であって、当該文献と他の1以上の文献との、当業者にとって自明である組合せによって進歩性がないと考えられるもの
「&」 同一パテントファミリー文献

国際調査を完了した日

05. 01. 2005

国際調査報告の発送日

25. 1. 2005

国際調査機関の名称及びあて先

日本国特許庁 (ISA/JP)
郵便番号100-8915
東京都千代田区霞が関三丁目4番3号

特許庁審査官 (権限のある職員)

佐藤 宙子

2X

3314

電話番号 03-3581-1101 内線 3293

様式PCT/ISA/210 (第2ページの続き) (2004年1月)